Also published as:

EP0901163 (A2)

JP11087720 (A)

EP0901163 (A3)

US2001040541 (A

SEMICONDUCTOR DEVICE AND LIQUID CRYSTAL DISPLAY DEVICE

Patent number:

JP11087720

Publication date:

1999-03-30

Inventor:

YONEDA KIYOSHI; KIHARA KATSUYA

Applicant:

SANYO ELECTRIC CO LTD

Classification:

- international:

H01L29/786; G02F1/133; G02F1/136; H01L27/12;

H01L21/336


- european:

Application number: JP19970243054 19970908

Priority number(s):

Abstract of JP11087720

PROBLEM TO BE SOLVED: To prevent a transistor characteristics form degrading, which is caused by an uneven intensity in an irradiated region, relating to laser annealing for forming p-Si of p-Si TET LCD (polycrystalline silicon thin-film transistor liquid crystal display device). SOLUTION: A sampling TFT6 of wide-channel width is so formed that its channel width direction is at 45 deg. with respect to a side of a substrate. Even if a crystallization-defective region R occurs at p-Sil3 when being laser-annealed, only a part of its region is passed for each TET6, so that the deterioration in element characteristics is suppressed to a small range, thus the deterioration in display quality is prevented.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-87720

(43)公開日 平成11年(1999)3月30日


(51) Int.Cl. ⁶		識別記号		FΙ						
H01L	29/786			H0	1 L	29/78		618C		
G02F	1/133	550		G 0 :	2 F	1/133		550		
	1/136	500				1/136		500		
H01L	27/12			Н0	1 L	27/12		R		
	21/336					29/78		612B		
			審査請求	未韻求	節才	マダラ 教 8	OL	(全 17 頁)	最終頁に続く	
(21)出願番号		特顏平9-243054		(71)	出願	•	000001889			
							機株式			
(22)出顧日		平成9年(1997)9月8日			大阪府守口市京阪本通2丁目5番5号					
				(72)	発明					
									目5番5号 三	
				1			株式会	往内		
		•		(72)	発明:					
•							守口市 株式会		目5番5号 三	
				(74)	代理	人力理士	安富	耕二(外	1名)	
				1						

(54) 【発明の名称】 半導体装置及び液晶表示装置

(57)【要約】

【課題】 p-SiTFTLCDのp-Siを形成する レーザーアニールにおいて、照射領域の強度の不均一に 起因したトランジスタ特性の悪化を防止する。

【解決手段】 チャンネル幅の大きなサンプリングTFT6が、そのチャンネル幅方向を、基板の辺に対して45°の方向になるように形成されている。レーザーアニール時にp-Si13に結晶化不良領域Rが生じても、個々のTFT6についてはその領域の一部を通過するのみとなり、素子特性の悪化が小さな範囲に抑えられ、表示品位を低下することが防がれる。



【特許請求の範囲】

【請求項1】 基板上に半導体索子が複数形成された半 導体装置において、

前記半導体索子のいくつかまたは全ては、レーザーアニ ールが施された半導体層中に形成されたチャンネル領域 のチャンネル幅がチャンネル長よりも大きく、そのチャ ンネル幅方向が前記基板の辺方向と異なる方向にされて いることを特徴とする半導体装置。

【請求項2】 基板上に半導体索子が複数形成された半 導体装置において、

前記半導体素子のいくつかまたは全ては、レーザーアニ ールが施された半導体層中に形成されたチャンネル領域 のチャンネル幅がチャンネル長よりも大きく、そのチャ ンネル幅方向が、前記レーザーアニール時におけるレー ザービームの被照射領域の長軸方向及び短軸方向とは異 なる方向にされていることを特徴とする半導体装置。

【請求項3】 液晶を間に挟んだ一対の基板の一方の面 に、液晶駆動用の容量の一方をなす表示電極群と、これ らに各々接続され液晶駆動用の信号電圧を印加する第1 タ群に走査信号を供給するための走査駆動回路または/ 及び表示信号を供給するための表示駆動回路を構成する 第2の薄膜トランジスタ群とが形成された液晶表示装置 において、

前記第2の薄膜トランジスタのいくつかまたは全ては、 レーザーアニールが施された半導体膜中に形成されたチ ャンネル領域のチャンネル幅がチャンネル長よりも大き く、そのチャンネル幅方向が前記基板の辺方向と異なる 方向にされていることを特徴とする液晶表示装置。

【請求項4】 前記表示駆動回路は、外部で作成された 30 映像信号が与えられた映像信号ラインと、前記映像信号 を所定のタイミングでサンプリングして前記第1の薄膜 トランジスタに表示信号を供給するサンプリング用の第 2の薄膜トランジスタと、前記サンプリング用の第2の 薄膜トランジスタのスイッチ動作を制御するシフトレジ スタからなり、前記サンプリング用の第2の薄膜トラン ジスタは、半導体膜中に形成されたチャンネル領域のチ ャンネル幅がチャンネル長よりも大きく、そのチャンネ ル幅方向が、前記基板の辺方向と異なる方向にされてい ることを特徴とする請求項3記載の液晶表示装置。

【請求項5】 液晶を間に挟んだ一対の基板の一方の面 に、液晶駆動用の容量の一方をなす表示電極群と、これ らに各々接続され液晶駆動用の信号電圧を印加する第1 の薄膜トランジスタ群と、これら第1の薄膜トランジス タ群に走査信号を供給するための走査駆動回路または/ 及び表示信号を供給するための表示駆動回路を構成する 第2の薄膜トランジスタ群とが形成された液晶表示装置 において、

前記第2の薄膜トランジスタのいくつかまたは全ては、 レーザーアニールが施された半導体膜中に形成されたチ 50

ャンネル領域のチャンネル幅がチャンネル長よりも大き く、そのチャンネル幅方向が、前記レーザーアニール時 におけるレーザービームの被照射領域の長軸方向及び短 軸方向とは異なる方向にされていることを特徴とする液 **品表示装置。**

【請求項6】 前記表示駆動回路は、外部で作成された 映像信号が与えられた映像信号ラインと、前記映像信号 を所定のタイミングでサンプリングして前記第1の薄膜 トランジスタに表示信号を供給するサンプリング用の第 10 2の薄膜トランジスタと、前記サンプリング用の第2の 薄膜トランジスタのスイッチ動作を制御するシフトレジ スタからなり、前記サンプリング用の第2の薄膜トラン ジスタは、レーザーアニールを用いて形成された半導体 膜中にチャンネル長よりもチャンネル幅が大きいチャン ネル領域を有し、そのチャンネル幅方向が、前記レーザ ーアニール時におけるレーザービームの被照射領域の長 軸方向及び短軸方向とは異なる方向にされていることを 特徴とする請求項5記載の液晶表示装置。

【請求項7】 液晶を間に挟んだ一対の基板の一方の面 の薄膜トランジスタ群と、これら第1の薄膜トランジス 20 に、液晶駆動用の容量の一方をなす表示電極群と、これ らに各々接続され液晶駆動用の信号電圧を印加する第1 の薄膜トランジスタ群と、これら第1の薄膜トランジス タ群に走査信号を供給するための走査駆動回路または/ 及び表示信号を供給するための表示駆動回路を構成する 第2の薄膜トランジスタ群とが形成された液晶表示装置 において.

> 前記第1及び第2の薄膜トランジスタは、レーザーアニ ールが施された半導体膜中にチャンネル領域が形成さ れ、前記第1の薄膜トランジスタのチャンネル幅方向 と、いくつかまたは全ての第2の薄膜トランジスタのチ ャンネル幅方向は、互いに非平行及び非直角にされてい ることを特徴とする液晶表示装置。

【請求項8】 前記表示駆動回路は、外部で作成された 映像信号が与えられた映像信号ラインと、前記映像信号 を所定のタイミングでサンプリングして前記第1の薄膜 トランジスタに表示信号を供給するサンプリング用の第 2の薄膜トランシスタと、前記サンプリング用の第2の 薄膜トランジスタのスイッチ動作を制御するシフトレジ スタからなり、前記サンプリング用の第2の薄膜トラン 40 ジスタのチャンネル幅方向と、前記第1の薄膜トランジ スタのチャンネル幅方向は、互いに非平行及び非直角に されていることを特徴とする請求項7記載の液晶表示装

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置、特 に、液晶表示装置(LCD:liquid crystaldisplay) であって、薄膜トランジスタ (TFT: thin film tran sistor) を表示部及び周辺部に形成した周辺駆動回路一 体型LCDの製造方法に関する。

[0002]

【従来の技術】近年、LCDは、小型、薄型、低消費電力などの利点から、OA機器、AV機器等の分野で実用化が進められており、特に、各画素に画像情報の書き換えタイミングを制御するスイッチング素子として、TFTを配置したアクティブマトリクス型は、大画面、高精細の動画表示が可能となるため、各種テレビジョン、パーソナルコンピュータなどのディスプレイに用いられている。

【0003】TFTは、絶縁性の基板上に金属層ととも 10 に半導体層を所定形状に形成することにより得られる電界効果型トランジスタ(FET: field effect transis tor)である。アクティブマトリクス型LCDにおいては、TFTは、液晶を挟んだ一対の基板間に形成された、液晶を駆動するため各キャパシタンスの一方の電極に接続されている。

【0004】特に、半導体層として、それまで多用されてきた非晶質シリコン(a-Si)に代わって、多結晶シリコン(p-Si)を用いたしCDが開発され、p-Siの結晶粒の形成あるいは成長のためにレーザー光を20用いたアニールが用いられている。一般に、p-Siはa-Siに比べて移動度が高く、TFTが小型化され、高開口率及び高精細化が実現される。また、ゲートセルフアライン構造による微細化、寄生容量の縮小による高速化が達成されるため、n-chTFTとP-chTFTの電気的相補結線構造即ちCMOSを形成することにより、高速駆動回路を構成することができる。このため、駆動回路部を同一基板上に表示画素部と一体形成することにより、製造コストの削減、LCDモジュールの小型化が実現される。30

【0005】絶縁性基板上へのp-Siの成膜方法としては、低温で生成したa-Siをアニールすることによる結晶化、あるいは、高温状態での固相成長法等があるが、いずれの場合も、600℃以上の高温での処理であった。このため、耐熱性の点で、絶縁性基板として安価な無アルカリガラス基板を使うことができず、高価な石英ガラス基板が必要となり、コストがかかっていた。これに対し、レーザーアニールを用いて、基板温度が600℃以下の比較的低温でのシリコン多結晶化処理を行うことで、絶縁性基板として無アルカリガラス基板を用いることを可能とする方法が開発されている。このような、TFT基板製造の全工程において処理温度を600℃以下にしたプロセスは、低温プロセスと呼ばれ、低コストのLCDの量産には必須のプロセスである。

ット、(114)は表面に a-Siが形成された被処理 基板(120)を支持するステージである。また、(1 15)は、ライン長方向のスリットで、ステージ(11 4)に近接して設置されている。

【0007】レーザー光は、例えば、エキシマレーザー であり、レーザー発振源(101)から照射されたレー ザー光は、シリンドリカルレンズ(103、105)及 び(104, 106)からなる2組のコンデンサーレン ズにより、各々上下左右方向に対して強度の出力分布が フラットな平行光に変形される。この平行光は、レンズ (108, 109, 112, 113) により一方向に収 東されるとともに、レンズ(107)により他の一方向 に引き延ばされて角形、帯形、実用的には線状(ライン ビーム) にされ、被処理基板(120) に照射される。 また、スリット(110、115)は、各々ライン幅及 びライン長方向のエッジ部を規定して被照射領域の形状 を明瞭にし、有効照射領域の強度を一定にしている。被 処理基板(120)を載置したステージ(114)は、 (X, Y) 方向に可動で、照射ラインビームが、そのラ イン幅方向に走査され、大面積処理による高スループッ トでのレーザーアニールが実現される。

【0008】図14に、a-SiをELAにより結晶化してp-Siにする時の、レーザーエネルギーとグレインサイズとの関係を示している。図より、あるエネルギー値までは、エネルギーが増大するに従って、グレインサイズが大きくなるが、最大のグレインサイズを与えるエネルギーEoを越えると、グレインサイズは急激に小さくなることがわかる。従って、所定のグレインサイズGM以上を得るには、照射されるレーザーエネルギーは、上限Edと下限Euとの間の範囲内になければならない。

【0009】図15は、図13の装置により実現される エキシマレーザーアニール(ELA)において、被処理 基板(1)と、エキシマレーザーの照射及び走査方向の 関係を示す平面図である。被処理基板(1)は、普通の 無アルカリガラス基板であり、その表面には、a-Si が形成されている。基板(1)は、LCDを構成するア クティブマトリクス基板(5)を6枚含んだマザーガラ ス基板である。各アクティブマトリクス基板(5)は中 央部に表示画素がマトリクス状に配置形成されることに なる画素部(2)と、画素部(2)周辺に配置形成され ることになる走査駆動回路であるゲートドライバー (3)、及び、同じく表示駆助回路であるドレインドラ イバー(4)からなる。画素部(2)では、液晶を駆動 する画素キャパシタの一方の電極である表示電極がマト リクス状に配置形成され、これらに各々TFTが接続形 成されることになる。ゲートドライバー(3)は主にシ フトレジスタからなり、ドレインドライバー(4)は、 主に、シフトレジスタ及びサンブリング回路からなる。

レイにより形成される。

【0010】例えば、図13に示すレーザー光照射装置 において、パルスレーザーによるアニールが行われる が、各々のパルスレーザービームは、図15のCにより そのエッジを示すようなライン幅が0.5~1.0m m、ライン長が80~150mmのラインピームであ る。このラインビームを、所定のオーバーラップをもっ て被処理基板(1)上を移動させることにより、全体に 満遍なくレーザー光が照射され、大面積を処理すること ができる。

【0011】図16はこのように形成される被処理基板 (1)の一部平面図、特に、ドレインドライバー(4) のサンプリング部の平面図である。サンプリング回路 は、各列につき、N-chTFTとP-chTFTより なるサンプリング用トランスファゲート(6)から構成 されている。図17は、これらTFTの断面図であり、 左側がN-ch、右側がP-chである。基板(50) 上に、N-chに関しては、引き回し線(60Na)及 びサンプリングライン (60N)を介し、P-chに関 しては、引き回し線(60 Pa)及びサンプリングライ 20 ン(60P)を介して、各々、図15に不図示の上方に あるシフトレジスタの各出力段の出力及び反転出力に接 続されたゲート電極 (51) が形成されている。これを 覆う全面には、ゲート絶縁膜(52)が形成され、ゲー ト絶縁膜(52)上の、ゲート電極(52)上方を含む 領域には、ELAを用いて形成されたp-Si膜(5 3) が島状に形成されている。

【0012】p-Si膜(53)は、N-chに関して は、ゲート電極(51)直上領域がノンドープのチャン ネル領域 (CH) であり、その両側に、N型不純物が低 30 濃度にドーピングされたLD(Lightly doped)領域 (LD)、更に、その外側が、高濃度にドーピングされ たソース領域(NS)及びドレイン領域(ND)となっ ている。また、P‐chに関しては、ゲート電極(5 1) 直上領域がノンドープのチャンネル領域(СН)、 その両側に、P型の不純物が高濃度にドーピングされた ソース領域 (PS)、及びドレイン領域 (PD) となっ ている。

【0013】p-Si膜(53)のチャンネル領域(C H)上には、LD領域 (LD) 及びソース・ドレイン領 40 なラインビームの、位置に対する照射光強度分布を示 域(PS, PD)を形成するために用いた注入ストッパ - (54) が残され、これらp-Si膜(53)を覆う 全面には第1の層間絶縁膜(55)が形成されている。 第1の層間絶縁膜(55)の上には、引き回し線(59 a)を介して、R、G、Bの映像信号が供給されるビデ オライン(59)に接続されたソース電極(56)、及 び、画索部(2)へ延長されたドレイン電極(57)が 形成され、各々、層間絶縁膜(55)に開口されたコン タクトホール (CT1)を介して、ソース領域(NS,

る。

【0014】 これらを覆う全面には、平坦化作用のある 第2の絶縁膜(58)が形成されている。画素部(2) においては、各表示画素に接続されたTFTは図17に 示すのと同じ構造のN-chTFTであるが、平坦化絶 縁膜(58)上に液晶駆動用の表示電極が形成され、平 坦化絶縁膜(58)に開口されたコンタクトホールを介 してソース電極(56)へと接続されている。

【0015】図18は被処理基板(1)の画素部(2) 10 の一部平面図である。(101)は水平方向に配列され たゲート電極、(103)はゲート絶縁膜を挟んでゲー ト電極 (101) 上を少なくとも通過するp-Si膜、 (107)は垂直方向に延びたドレイン電極、(10 9) は液晶駆動用の表示電極である。これらゲート電極 (101)、p-Si膜(103)及びドレイン電極 (107) は、図16に示すサンプリングTFT(6) のゲート電極 (51)、p-Si膜(53) 及びドレイ ン電極 (57) と各々同一の材料膜により形成されてい る。特に、ドレイン電極(107)は、ドレイン電極 (57)と一体で形成されている。

【0016】図16に示すように、サンプリングTFT (6) のチャンネル領域 (CH) は、チャンネル幅がチ ャンネル長よりも大きい細長となっており、この細長の チャンネル領域 (CH) が垂直方向 (V) の向きに配置 され、かつ、このような複数のサンプリングTFT (6) が水平方向(H) に並べられている。即ち、ドレ インドライバー(4)のサンプリングTFT(6)と、 画素部(2)のTFTとは、そのチャンネル方向が同じ 向きにされている。

[0017]

【発明が解決しようとする課題】とのエキシマレーザー アニール (ELA) により形成されたp-Si膜には、 グレインサイズが十分に大きくならない等、結晶性の悪 い線状領域が、図14及びその拡大図である図15のR で示すような縞模様を呈して、ライン長方向に生じる問 題がある。

【0018】このようなp-Siの結晶化不良領域 (R) は結晶性が悪く、これを含んだ領域に形成された TFTは、一般に特性が悪化する。図19に、このよう す。スリット(110)により、ライン幅Aが規定さ れ、概ね鋭いエッジを有したフラットな分布形状となっ てはいるが、図のXあるいはYで示すような、強度が極 端に上がったり下がったりした部分で、図19のEdと Eu間で定められる許容範囲からはみ出している。ま た、Bは、スリット(110)のエッジ部で、波長の短 い光成分が回析することに起因していると考えられる。 【0019】XやYは、主に、光学系を構成するレンズ (103, 104, 105, 106, 108, 109,

PS)及びドレイン領域(ND, PD) に接続されてい 50 112, 113)に付着した異物等により、遮光、回

析、干渉等が起こって強度のムラが生じ、これが更に、 ライン幅方向に集光されるとともに、ライン長方向に引 き延ばされたものであると推測される。このように、光 のムラを生じさせる異物は、例えば、クリーンルーム内 に僅かに存在しても、光学特性へ影響を及ぼし、強度分 布のフラットな性質を損なう原因となる。

【0020】更に、バルスレーザービームの数ショットの間でも照射エネルギーのばらつきがあり、被処理基板(1)上で、結晶化不良領域(R)が不規則に生じていた。図20は、図16に示すサンプリングTFT(6) 10の位置とオン電流との関係を示す。横軸は、サンプリングTFT(6)の列番号であり、縦軸はオン電流値である。図より、オン電流が、3mAから5mAの範囲内で大きくばらついていることがわかる。

【0021】 これの原因は、以下の通りである。即ち、図14に示すように、線状の結晶化不良領域(R)は基板(1)平面の垂直方向(V)に生じている。これに対し、図16に示すように、サンブリングTFT(6)は、各々、結晶化不良域(R)と同じ方向に縦長のチャンネル領域(CH)を有し、これが、水平方向(H)に20並べられている。このため、図16に示すように、結晶化不良領域(R)が、あるサンブリングTFT(6)のチャンネル領域(CH)の大部分を占めるようにして生じた場合、そのTFTの特性が目立って悪化する。オン電流が十分に大きくない列は、映像信号から表示信号をサンブリングする際、表示信号に遅延が生じ、コントラスト比や輝度を低下させ、表示画面に縦筋状に認識され、表示品位を悪化させていた。

[0022]

【課題を解決するための手段】本発明はこの課題を解決 30 するために成され、基板上に半導体素子が複数形成された半導体装置において、前記半導体素子のいくつかまた全ては、レーザーアニールが施された半導体層中に形成されたチャンネル領域のチャンネル幅がチャンネル長よりも大きく、そのチャンネル幅方向が前記基板の辺方向と異なる方向にされている構成である。

【0023】また、液晶を間に挟んだ一対の基板の一方の面に、液晶駆動用の容量の一方をなす表示電極群と、これらに各々接続され液晶駆動用の信号電圧を印加する第1の薄膜トランジスタ群と、これら第1の薄膜トラン 40ジスタ群に走査信号を供給するための走査駆動回路または/及び表示信号を供給するための表示駆助回路を構成する第2の薄膜トランジスタ群とが形成された液晶表示装置において、前記第2の薄膜トランジスタのいくつかまたは全ては、レーザーアニールが施された半導体膜中に形成されたチャンネル領域のチャンネル幅がチャンネル長よりも大きく、そのチャンネル幅方向が前記基板の辺方向と異なる方向にされている構成である。

【0024】特に、前記表示駆動回路は、外部で作成された映像信号が与えられた映像信号ラインと、前記映像 50

信号を所定のタイミングでサンプリングして前記第1の 薄膜トランジスタに表示信号を供給するサンプリング用 の第2の薄膜トランジスタと、前記サンプリング用の第 2の薄膜トランジスタのスイッチ動作を制御するシフト レジスタからなり、前記サンプリング用の第2の薄膜ト ランジスタは、レーザーアニールが施された半導体膜中 に形成されたチャンネル領域のチャンネル幅がチャンネル長よりも大きく、そのチャンネル幅方向が、前記基板 の辺方向と異なる方向にされている構成である。

(0025) これにより、半導体層に膜質を向上するためのレーザーアニールを施した際、素子の配列主方向に対して平行あるいは垂直な方向に延びる不良領域が生じても、不良領域が単一あるいは少数の素子に集中することが無くなり、複数あるいは多数の素子にわたって生じるようになる。このため、単数あるいは少数の素子に特性悪化が集中して全体が不良となる問題が防がれる。即ち、複数あるいは多数の素子に特性悪化が分散され、個々については特性悪化が許容範囲内に収められ、全体としては良好とされる。

【0026】更に、基板上に半導体素子が複数形成された半導体装置において、前記半導体素子のいくつかまたは全ては、レーザーアニールが施された半導体層中に形成されたチャンネル領域のチャンネル幅がチャンネル長よりも大きく、そのチャンネル幅方向が、前記レーザーアニール時におけるレーザービームの被照射領域の長軸方向及び短軸方向とは異なる方向にされている構成である。

【0027】また、液晶を間に挟んだ一対の基板の一方の面に、液晶駆動用の容量の一方をなす表示電極群と、これらに各々接続され液晶駆動用の信号電圧を印加する第1の薄膜トランジスタ群と、これら第1の薄膜トランジスタ群に走査信号を供給するための走査駆動回路または/及び表示信号を供給するための表示駆動回路を構成する第2の薄膜トランジスタ群とが形成された液晶表示装置において、前記第2の薄膜トランジスタのいくつかまたは全ては、レーザーアニールが施された半導体膜中に形成されたチャンネル領域のチャンネル幅がチャンネル長よりも大きく、そのチャンネル幅方向が、前記レーザーアニール時におけるレーザービームの被照射領域の長軸方向及び短軸方向とは異なる方向にされている構成のまる。

【0028】特に、前記表示駆動回路は、外部で作成された映像信号が与えられた映像信号ラインと、前記映像信号を所定のタイミングでサンプリングして前記第1の薄膜トランジスタに表示信号を供給するサンプリング用の第2の薄膜トランジスタと、前記サンプリング用の第2の薄膜トランジスタのスイッチ動作を制御するシフトレジスタからなり、前記サンプリング用の第2の薄膜トランジスタは、レーザーアニールを用いて形成された半導体膜中にチャンネル長よりもチャンネル幅が大きいチ

ャンネル領域を有し、そのチャンネル幅方向が、前配レ ーザーアニール時におけるレーザービームの被照射領域 の長軸方向及び短軸方向とは異なる方向にされている構 成である。

9

【0029】これにより、レーザーアニールの不良領域 は被照射領域の縁線に平行に生じるので、不良領域は、 必ず、斜め方向に形成された複数の素子領域にわたって 生じる。このため、単数あるいは少数の素子に特性悪化 が集中して全体が不良となる問題が防がれる。即ち、複 いては特性悪化が許容範囲内に収められ、全体としては 良好とされる。

【0030】更に、液晶を間に挟んだ一対の基板の一方 の面に、液晶駆動用の容量の一方をなす表示電極群と、 これらに各々接続され液晶駆動用の信号電圧を印加する 第1の薄膜トランジスタ群と、これら第1の薄膜トラン ジスタ群に走査信号を供給するための走査駆動回路また は/及び表示信号を供給するための表示駆動回路を構成 する第2の薄膜トランジスタ群とが形成された液晶表示 装置において、前記第1及び第2の薄膜トランジスタ は、レーザーアニールが施された半導体膜中にチャンネ ル領域が形成され、前記第1の薄膜トランジスタのチャ ンネル幅方向と、いくつかまたは全ての第2の薄膜トラ ンジスタのチャンネル幅方向は、互いに非平行及び非直 角にされている構成である。

【0031】特に、前記表示駆動回路は、外部で作成さ れた映像信号が与えられた映像信号ラインと、前記映像 信号を所定のタイミングでサンプリングして前記第1の 薄膜トランジスタに表示信号を供給するサンプリング用 2の薄膜トランジスタのスイッチ動作を制御するシフト レジスタからなり、前記サンプリング用の第2の薄膜ト ランジスタのチャンネル幅方向と、前記第1の薄膜トラ ンジスタのチャンネル幅方向は、互いに非平行及び非直 角にされている構成である。

【0032】これにより、第1の薄膜トランジスタに対 して、チャンネル領域を大部分を占めるように不良領域 が生じても、第2の薄膜トランジスタに対しては、その チャンネルを斜めに横切るようにして、一部を通過する 良領域の影響が大きな第2の薄膜トランジスタにちつい ては少なくとも不良領域による特性悪化が小さく抑えら れる。

[0033]

【発明の実施の形態】図1は、本発明の実施の形態にか かるドライバー内蔵型p-SiTFTLCDのドレイン ドライバー(4)部、特にサンプリング部の拡大平面図 である。 (19) は各々R、G、Bの映像信号が供給さ れるビデオライン、(20N, 20P)は、各々、図の 上方不図示のシフトレジスタの各出力段の出力及び反転 50 てスイッチング案子に採用されるとともに、ドライバー

出力に接続されたサンプリングライン、(6)はビデオ ライン(19) に供給された映像信号より、各々、サン ブリングライン (20N, 20P) に与えられたサンプ リング信号に従って各々の列に対応する表示信号をサン プリングするサンプリングTFT、(17)は画素部 (2) へ延長されるドレインラインであり、サンプリン グTFT(6) にてサンプリングされた表示信号が与え られて各表示画素へと送出する。

【0034】図2は被処理基板(1)上に作成されるT 数あるいは多数の素子に特性悪化が分散され、個々につ 10 FTの断面図である。左側がN-ch、右側がP-ch である。サンプリングTFT(6)は、これらN-ch とP-chからなるトランスファゲートである。無アル カリガラスの基板 (10)上には、Cr等からなるゲー ト電極(11)が形成され、これを覆う全面にはSiN x、SiO2等からなるゲート絶縁膜(12)が形成さ れている。ゲート絶縁膜(12)上には、ゲート電極 (11)を覆う領域に、ELAを用いて形成されたp-Si膜(13)が設けられている。

【0035】p-Si膜(13)は、N-chでは、ゲ 20 ート電極 (11) 直上領域がノンドープのチャンネル領 域(CH)、その両側に、n型不純物が低濃度にドービ ングされたLD (lightly doped) 領域 (LD)、更に その外側に、n型不純物が高濃度にドーピングされたソ ース領域 (NS) 及びドレイン領域 (ND) が形成され ている。一方、P-chでは、ゲート電極(11)直上 領域がノンドープのチャンネル領域(CH)、その両側 に、p型不純物が高濃度にドーピングされたソース領域 (PS) 及びドレイン領域(PD)が形成されている。 【0036】p-Si膜(13)上には、LD領域(L の第2の薄膜トランジスタと、前記サンプリング用の第 30 D)及びソース及びドレイン領域(PS, PD)を形成 する際に用いた注入ストッパー(14)がある。これ ら、p-Si膜(13)を覆う全面には、SiNx等の 第1の層間絶縁膜(15)、第1の層間絶縁膜(15) 上には、Al/Mo等からなるソース電極(16)及び ドレイン電極(17)が形成され、各々第1の層間絶縁 膜(15)に開口された第1のコンタクトホール(CT 1) を介して、ソース領域 (NS, PS) 及びドレイン 領域 (ND, PD) に接続されている。 これらソース電 極(16)及びドレイン電極(17)を覆う全面には、 のみとなる。従って、第1の薄膜トランジスタよりも不 40 SOG (spin on glass)、BPSG (boro-phospho si licate glass), TEOS (tetraethly ortho silicat e) 等の平坦化絶縁膜である第2の層間絶縁膜(18) が形成されている。

> 【0037】画素部(2)の平面構造は図18と同じで ある。TFTは図2に示すのと同じ構造のN-chTF Tであるが、平坦化絶縁膜(18)上に液晶駆動用の表 示電極が形成され、平坦化絶縁膜(18)に開□された コンタクトホールを介してソース電極(16)へと接続 される。このように、TFTは、各々の表示画素につい

部(3, 4)において、CMOSを構成する。本発明で は特に、ドライバー部における、チャンネル領域(C H)が、チャンネル幅がチャンネル長よりも十分に大き く、p-Si膜(13)の島層が細長のTFTについ て、細長のチャンネル領域 (CH) が、基板 (1) 平面 上の垂直方向(V)と水平方向(H)のいずれに対して も斜め方向を向くように形成されている。なお、ここで は、図18からわかるように、画素部(2)において は、チャンネル幅の向きは、後に述べるように垂直方向 (V) のままとされている。

11

【0038】図1に示されるサンプリングTFT(6) は、図2に示したN-ch部とP-ch部とが一体的に 形成されたトランスファゲートであり、p-Si膜(1 3)、ソース電極(16)及びドレイン電極(17)が 一体的に形成されている。サンプリングTFT(6) は、液晶を駆動するに十分な振幅を有した信号電圧をサ ンプリングしてドレインライン(17)へ印加すべく、 チャンネル幅が十分に大きくされ、チャンネル領域(C H) が細長になっている。そして、この細長のチャンネ ル領域(CH)は、その長辺方向が基板平面の垂直方向 20 (V) あるいは水平方向(V) に対して斜め方向、特に 45°の角度をなすように形成されている。

【0039】サンプリングライン(20N, 20P)は ゲート電極(11)と同一材料膜により形成され、ビデ オライン (19) はソース及びドレイン電極 (16, 1 7) と同一材料膜により形成されている。N-ch部の ゲート電極(11)は、ソース・ドレイン電極(16, 17)と同一材料膜から成る引き回し線(20Na)を 介して、サンプリングライン(20N)に接続されてい る。P-ch部のゲート電極(11)は、ソース・ドレ 30 イン電極(16、17)と同一材料膜からなる引き回し 線(20Pa)を介してサンプリングライン(20P) に接続されている。

【0040】また、N-chとP-chのドレイン電極 (16)は一体的に形成され、画素部(2)のドレイン ラインへと延長されている。ソース電極(16)もまた N-chとP-chについて一体的に接続され、ゲート 電極(11)と同一材料膜からなる引き回し線(19 a)を通じてビデオライン(19)に接続されている。 層間絶縁膜(15)に形成された第2のコンタクトホー ル(CT2)を介して行われる。

【0041】ビデオライン(19)に供給された映像信 号VR、VG、VBは、更に、サンプリングTFT (6)のソース電極(16)に供給され、不図示のシフ トレジスタの各出力段より出されたサンプリングパルス が、サンプリングライン(11N, 11P)を介してゲ ート電極(11)に供給されてサンプリングTFT (6) がオンされ、このタイミングでサンプリングが行 られ、画素部(2)へと送られる。

【0042】続いて、このようなp-SiTFTの製造 方法を説明する。まず、図3において、無アルカリガラ スの基板(10)上にCrをスパッタリングにより成膜 し、これをエッチングすることにより、ゲート電極(1 1) 及び引き回し線(20N, 20P)、サンプリング ライン (19a) を形成する。サンプリングTFT (6) については、ゲート電極(11) はチャンネル幅 方向に細長で、かつ、垂直方向(V)、水平方向(H) 10 のいずれに対しても斜め向きに形成される。

【0043】図4において、これらゲート電極(11) を覆う全面に、プラズマCVDによりSiNx及びSi O2からなるゲート絶縁膜(12)を形成し、引き続 き、連続してプラズマCVDによりアモルファスシリコ ン (a-Si) (13a) を成膜する。a-Si (13 a) は、材料ガスであるモノシランS i H 4、あるい は、シシランS i 2H6を400°程度の熱及びプラズマ により分解堆積することで形成される。

【0044】図5において、600°程度でELAを行 うことにより、a-Si(13a)を結晶化して、p-Si(13)を形成する。ELAは、例えばパルスレー ザーのラインビーム走査により行われるが、ラインビー ムの通過した後にライン状の結晶化不良領域(R)が残 ることがある。図6において、p-Si(13)が形成 された基板上に、SiO2を成膜し、これを裏面露光法 を用いてエッチングすることにより、ゲート電極(1 1)の上方に注入ストッパ(14)を形成する。裏面露 光は、SiO2の上にレジスト(RS)を塗布し、これ を基板(10)の下方から露光を行うことにより、ゲー ト電極(11)を影を利用した形状に感光し、現像を行 う。そして、このレジスト (RS) をマスクにエッチン グを行うことにより、ゲート電極(11)のパターンが 反映された注入ストッパー(14)が形成される。

【0045】図7において、この注入ストッパ(14) をマスクとして、p-Si(13)に対して、N型の導 電形を示す燐(P)のイオン注入を、10の13乗程度 の低ドーズ量で行い、注入ストッパー(14)以外の領 域を低濃度にドーピングする(N-)。この時、注入ス トッパ(14)直下即ちゲート電極(11)の直上領域 これら層間の接続は、ゲート絶縁膜(12)及び第1の 40 は真性層に維持され、TFTのチャンネル領域(CH) となる。注入ストッパ(14)をエッチングしたときの レジストはイオン注入時には残しておき、イオン注入後 に剥離してもよい。

【0046】サンプリングTFT(6)に関しては、チ ャンネル領域(CH)は、チャンネル幅方向に細長く、 かつ、その長方向は垂直方向(V)、水平方向(H)の いすれに対しても斜めに向けられている。図8におい て、N-ch側に、ゲート電極(11)よりも大きなレ ジスト (RS) を形成し、これをマスクとして、p-S われ、表示信号が対応するドレイン電極(17)へ与え 50 i (13) に対する燐(P) のイオン注入を、10の1

5乗程度の高ドーズ量で行い、レジスト (RS) 以外の 領域を髙濃度にドーピングする(N+)。この時、レジ スト (RS) の直下領域には、低濃度領域 (N-) 及び チャンネル領域 (CH) が維持されている。 これによ り、チャンネル領域 (CH) の両側に低濃度のLD領域 (LD)、更にその外側に高濃度のソース及びドレイン 領域(NS、ND)が形成され、LDD構造が形成され る。なお、この時、P-ch側は、N型の不純物がドー ピングされないように、レジスト(RS)で覆ってお

13

【0047】図9において、前のレジスト(RS)を剥 離後、別のレジスト (RS)をN-ch側に形成し、と の状態で、p-Si(13)に対するボロン等のP型不 純物のイオン注入を10の15乗程度で行う。これによ り、注入ストッパー(14)の直下が真性層のチャンネ ル領域(CH)となり、その両側がP型に高濃度にドー ピングされ(P+)、ソース及びドレイン領域(PS, PD)が形成される。

【0048】とれらレジスト(RS)の剥離後、不純物 性の回復と、不純物の格子置換を目的として、加熱、あ るいはレーザー照射等の活性化アニールを行う。図10 において、このp-Si膜(13)をエッチングするこ とにより、図1に示すような形状に残し、TFTに必要 な領域にのみ島状に形成する。特に、サンプリングTF T(6) については、p-Si膜(13) の島はチャン ネル幅方向に細長く、その長方向が垂直方向(V)、水 平方向(H)のいずれに対しても45°の方向を向くよ うにされてる。

【0049】この工程に先立ち、p-Si膜(13)に 30 は、図5のELA工程において、照射エネルギーのばら つきに起因した結晶化不良領域(R)が存在している場 合がある。このような、結晶化不良領域(R)は、EL A装置の光学系において、所定の被照射領域の形状に整 形される際に、同様に、一定の形状、特に、ラインビー ムにおいては、照射エネルギーの特異領域に対応してラ イン状に生じる。このような結晶化不良領域(R)を含 んだ領域にTFTが形成されると、その素子特性は悪い ものとなる。

うに、細長のp-Si膜(13)の長方向が、垂直方向 (V)、水平方向(H)のいずれに対しても斜め方向、 特に45°の角度になるように設定することにより、結 晶化不良領域(R)が、水平方向(H)はもとより、垂 直方向(V)に生じたとしても、個々のサンプリングT FT(6)についてみれば、結晶化不良領域(R)はそ の一部を通過するに過ぎず、特性が大きく悪化すること が防がれる。また、垂直方向(V)に生じた結晶化不良 領域(R)は、これら斜めに配置されたサンプリングT FT(6)が水平方向(H)に隙間無く配列された領域 50 【0054】しかし、結晶化不良領域(R)が、基板平

において、複数のサンプリングTFT(6)を通過する てとになるが、従来のように特性の悪化が特定のTFT に集中することが防がれ、小さな特性の悪化が複数のT FTに分散される。この時の特性の悪化が表示に悪影響 を及ぼす程度よりも小さい場合、実際には特性の悪化が 無いのと同等となる。

【0051】図11において、SiNx等をプラズマC VDにより成膜して層間絶縁層(16)を形成し、ソー ス及びドレイン領域 (NS, PS, ND, PD) に対応 10 する部分をエッチングで除去することにより第1のコン タクトホール (CT1) を形成し、p-Si膜(13) を一部露出させる。そして、Al/Moをスパッタリン グにより積層して、これをエッチングすることにより、 ソース電極 (16) 及びドレイン電極 (17) を形成 し、各々、ソース領域 (NS, PS) 及びドレイン領域 (ND, PD) に接続し、TFTが完成する。また、と れと同時に、ビデオライン(19)及び引き回し線(2 OPa, 20Na)が形成される。

【0052】図5の結晶化ELA工程において、照射レ イオンのドーピングを行ったp-Si(13)膜の結晶 20 ーザービームは、図13に示すような装置の光学系にお いて、線状、帯状あるいは角形の被照射領域の形状にな るように整形される。このため、付与エネルギーの許容 **範囲から逸脱したエネルギーの特異領域は、整形時に、** 被照射領域のエッジに平行なライン状あるいはクロス状 となり、これと同じ形で、p-Si膜中に結晶化不良領 域(R)が生じる。

【0053】結晶化不良領域(R)上にサンプリングT FT(6)が形成されると、動作速度が低下し、その列 に関して、サンプリングが十分に行われず、ドレインラ インへ供給される表示信号の振幅が縮小し、同一ライン に関して輝度やコントラスト比が低下し、縦筋として目 立ち、表示品位が低下するといった問題が起こる。通 常、レーザービームの被照射領域の整形は、被処理基板 (1)の辺を基準に行われるので、被照射領域のエッジ は、基板平面の垂直方向(V)かまたは水平方向(H) になる。即ち、被処理基板(1)の辺方向と結晶化不良 領域(R)の長軸方向とは一般に同じである。従来例で ある図15に示すように、垂直方向(V)に細長いサン プリングTFTが水平方向(H)に連続的に配列された 【0050】従って、本実施の形態では、図1に示すよ 40 構成において、結晶化不良領域(R)がこれと同じ方向 に生じ、サンプリングTFT(6)が配列された領域上 を通過しても、サンプリングTFT(6)のチャンネル 幅が大きく、結晶化不良領域(R)がその一部のみを通 過しても特性はそれ程悪化することはない。また、全て のサンプリングTFT (6) が同様に特性が悪化した場 合、列間での輝度やコントラスト比の差異が認識される ことは無い。これらの理由により、結晶化不良領域 (R) が水平方向(H) に生じても、表示にそれ程大き

な悪影響を及ぼすことは無い。

面の垂直方向(V)に生じた場合、結晶化不良領域 (R)が、チャンネル領域(CH)を縦断するように通 過して、一つのTFTについて大部分が結晶化不良領域 (R) によって占められてしまうことがある。この場 合、そのサンプリングTFT(6)は、他の結晶化不良 領域(R)が全く存在しないサンブリングTFT(6) よりも特性が悪く、これに対応する列に関して輝度やコ ントラスト比がたの列とは異なり、縦筋ムラとして認識 され、表示に悪影響を及ぼす。即ち、従来例では、ドレ インドライバー(4)の配置どラインピームの走査方向 10 とを、図14に示すような関係に設定することはでき ず、他のレイアウト、あるいは、ラインピームの照射装 置を用いなければならかった。

15

【0055】とのような問題を防ぐため、本発明では、 図1に示すように、細長のサンプリングTFT(6) は、チャンネル幅方向が被処理基板(1)の垂直方向 (V) あるいは水平方向(H)、言い換えれば、基板 (1)あるいは基板(5)のいずれの辺とも異なる方 向、例えば、45°の角度をもって形成している。特に μπに対して、チャンネル幅が300μπであり、図示 の場合よりもチャンネル幅方向にはるかに細長い形状と なっており、このようなサンプリングTFT(6)が隙 間無く配列された領域上では、垂直方向(V)に生じた 結晶化不良領域(R)は、実際には図示の場合よりも多 く5から10個ものサンプリングTFT(6)にわたる ように生じる。しかし、結晶化不良領域(R)上に形成 されたサンプリングTFT(6)の各々に関しては、一 部が結晶不良領域(R)に含まれるのみとなり、特性が 大きく悪化することが防がれ、全体としては良好とな る.

【0056】従って、同一基板上に形成されるサンプリ 、ングTFT(6)の配列方向、即ち、ドレインドライバ - (4)の向きが垂直方向(V)あるいは水平方向 (H) のいずれの方向であっても、各々のサンプリング TFT (6) の長辺方向がこれと異なる限り、結晶化不 良領域(R)が単数あるいは少数のTFTに生じて、と れらに特性の悪化が集中して画素部の表示不良等が発生 するといった問題が防がれる。従って、被処理基板 (1)上に形成されるドレインドライバー(4)の向 き、即ち、被処理基板(1)から取り出されるアクティ ブマトリクス基板(5)の向きとラインビームの走査方 向との関係が制限されることが無くなり、製造コストの 削減が違成される。

【0057】図12に、図1の構成のサンプリングTF T(6)の位置とオン電流との関係を示す。 横軸は列番 号、縦軸はオン電流値である。全てのTFT(6)につ いて、オン電流値は4.3から5.0mAの範囲内に収 まっており、従来における同様の関係図である図19と 比較すると、ばらつきが抑えられていることが分かる。

これは、図19において、結晶化不良領域(R)上のT FTでオン電流が大幅に低下していたものが、結晶化不 良領域(R)がそのTFTの一部を通過するのみとな り、結果的にオン電流の低下が周辺の多数の素子に分散 されたからである。ただし、本実施の形態において、全 体にオン電流が低下するといったことは認められないの は、一つのTFTに関して、一部が結晶化不良領域 (R) に当たって、特性が僅かに悪化したとしても、実 質的なレベルでのオン電流の低下は無いためであると考 えられる。

【0058】なお、本発明は、サンプリングTFTに関 してのみ限定されるものではなく、ドライバー部の他の 領域、シフトレジスタ部、ゲートドライバー、更には、 タイミングジェネレータ、ビデオ信号処理回路、メモ リ、CPU、センサ等の同一基板上に形成される素子に 適用することができる。また、図18に示されるよう に、画素部 (2) におけるTFTについては、そのチャ ンネル幅方向が垂直方向(V)(場合によっては水平方 向(H))と同じにされているが、これは、画素部のT サンプリングTFT(6)は、例えばチャンネル長が6 20 FTは、チャンネル幅がチャンネル長と比べて大きくな く、このため、チャンネル幅の方向を垂直方向(V)か ら傾けても、チャンネル領域(CH)の大部分が結晶化 不良領域(R)から外れるようにすることができないこ とと、画素部(2)のTFTは、ドライバー部(3. 4) に比べてそれ程高速動作が要求されるものではない ためである。

> 【0059】更に、本発明は、チャンネル幅方向は、基 板の辺に対して45°の方向に限定されることはなく、 レーザービームの被照射領域の長軸方向及び短軸方向に 対して、これと異なる方向に設定するものである。これ により、被照射領域の長軸方向あるいは短軸方向に生じ る結晶化不良領域は、単数あるいは少数の素子領域、ま たは、同一系列の素子領域に集中することが防がれ、結 晶化不良領域が複数または多数の素子にわたって生じる ので、素子特性の悪化がこれら複数または多数の素子に 分散され、全体としては表示不良や動作不良が防止され

【0060】また、本発明は、結晶化のためのレーザー アニールに限定されることはなく、活性化あるいは、そ 40 の他のレーザーアニールにおいて、上述の如く、不可避 的に発生する、エネルギーのばらつきに起因する問題を 解決するものである。

[0061]

【発明の効果】以上の説明から明らかな如く、本発明 で、レーザーアニールを用いて形成された半導体層を用 いた半導体素子が複数形成された半導体装置あるいは液 晶表示装置において、チャンネル幅がチャンネル長より も大きい素子に関して、チャンネル幅方向を基板の辺方 向、あるいは、レーザービームの被照射領域の縁あるい 50 は場合によっては長軸方向と異なる方向にすることによ

り、レーザーアニール時に半導体層の不良領域が生じて も、この不良領域は、個々の素子に関してはその領域の 一部を通過するのみとされるので、特性が大きく悪化す ることが無くされ、実際の表示に悪影響を及ぼすことが 防がれる。

17

【0062】従って、たとえ結晶化不良領域が複数の素子にわたって生じても、それらの素子の個々について僅かの特性の悪化にとどまり、半導体装置全体としては正常な論理動作や、液晶表示装置の良好な表示が得られる。

【図面の簡単な説明】

【図1】本発明の実施の形態に係る液晶表示装置の一部 平面図である。

[図2] 本発明の実施の形態に係る液晶表示装置の断面 図である。

【図3】本発明の実施の形態に係る液晶表示装置の製造 方法を示す工程断面図である。

【図4】本発明の実施の形態に係る液晶表示装置の製造 方法を示す工程断面図である。

[図5]本発明の実施の形態に係る液晶表示装置の製造 20 方法を示す工程断面図である。

【図6】本発明の実施の形態に係る液晶表示装置の製造 方法を示す工程断面図である。

【図7】本発明の実施の形態に係る液晶表示装置の製造 方法を示す工程断面図である。

【図8】本発明の実施の形態に係る液晶表示装置の製造 方法を示す工程断面図である。

【図9】本発明の実施の形態に係る液晶表示装置の製造 方法を示す工程断面図である。

【図 1 0 】本発明の実施の形態に係る液晶表示装置の製 30 造方法を示す工程断面図である。

【図11】本発明の実施の形態に係る液晶表示装置の製造方法を示す工程断面図である。

【図12】本発明の実施の形態に係る液晶表示装置の一*

*部素子群の位置と特性との関係図である。

【図13】レーザー光照射装置の構成図である。

【図14】ELAにおける照射レーザーエネルギーとグレインサイズとの関係図である。

【図15】被処理基板とラインビームの被照射領域との 位置関係を示す平面図である。

【図16】従来の液晶表示装置のドライバー部の一部平 面図である。

【図17】従来の液晶表示装置の断面図である。

10 【図18】液晶表示装置の画素部の一部平面図である。

【図19】照射レーザービームのエネルギー分布図であ z

【図20】従来の液晶表示装置の一部素子群の位置と特性との関係図である。

【符号の説明】

1 被処理基板

2 画素部

3 ゲートドライバー

4 ドレインドライバー

20 5 アクティブマトリクス基板

6 サンプリングTFT

10 基板

11 ゲート電極

13 p-Si

16 ソース電極

17 ドレイン電極

19 ビデオライン

20 サンプリングライン

CH チャンネル領域

ND, PD ドレイン領域


NS, PS ソース領域

CT コンタクトホール


C ラインビームのエッジライン

R 結晶化不良領域


【図12】




[図15]




【図1】






【図3】

N-ch P-ch



【図4】


N-ch P-ch



【図5】

N-ch






【図6】

N-ch


P-ch




[図7]

N-ch

P-ch




【図20】



【図8】

N-ch


P-ch



【図9】

N-ch


P-ch



【図10】

N-ch


P-ch




-【図11】

N-ch


P-ch




【図13】




【図14】





【図16】



[図17]

N-ch

P-ch

56 CT1 55 CTL 57 57 CTI 55 B CTI 56

NS LD CH LD ND PD CH PS

50 54 51 53 52 50 54 51 53 52

フロントページの続き

(51)Int.Cl.⁶

識別記号

F I H O 1 L 29/78

627G

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分

[発行日] 平成13年8月17日(2001.8.17)

[公開番号] 特開平11-87720

[公開日] 平成11年3月30日(1999.3.30)

【年通号数】公開特許公報11.-878

[出願番号] 特願平9-243054

【国際特許分類第7版】

H01L 29/786 G02F 1/133 550 1/136 500 H01L 27/12 21/336 (FI) H01L 29/78 618 C G02F 1/133 550 1/136 500 H01L 27/12 R 29/78 612 B

【手続補正書】

【提出日】平成12年9月18日(2000.9.18)

627 G ·

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 基板上に半導体素子が複数形成された半 導体装置において、

前記半導体素子のいくつかまたは全ては、レーザーアニールが施された半導体層中に形成されたチャンネル領域のチャンネル幅がチャンネル長よりも大きく、そのチャンネル幅方向が前記基板の辺方向と異なる方向にされていることを特徴とする半導体装置。

【請求項2】 基板上に半導体素子が複数形成された半 導体装置において、

前記半導体素子のいくつかまたは全ては、レーザーアニールが施された半導体層中に形成されたチャンネル領域のチャンネル幅がチャンネル長よりも大きく、そのチャンネル幅方向が、前記レーザアニール時におけるレーザービームの被照射領域の長軸方向及び短軸方向とは異なる方向にされており、レーザービームの走査方向と前記基板の辺方向とが一致していることを特徴とする半導体装置。

【請求項3】 液晶を間に挟んだ一対の基板の一方の面に、液晶駆動用の容量の一方をなす表示電極群と、これ

らに各々接続され液晶駆動用の信号電圧を印加する第1 の薄膜トランジスタ群と、これら第1の薄膜トランジス タ群に走査信号を供給するための走査駆動回路または/ 及び表示信号を供給するための表示駆動回路を構成する 第2の薄膜トランジスタ群とが形成された液晶表示装置 において

前記第2の薄膜トランジスタのいくつかまたは全ては、 レーザーアニールが施された半導体膜中に形成されたチャンネル領域のチャンネル幅がチャンネル長よりも大き く、そのチャンネル幅方向が前記基板の辺方向と異なる 方向にされていることを特徴とする液晶表示装置。

【請求項4】 前記表示駆動回路は、外部で作成された映像信号が与えられた映像信号ラインと、前記映像信号を所定のタイミングでサンプリングして前記第1の薄膜トランジスタに表示信号を供給するサンプリング用の第2の薄膜トランジスタと、前記サンプリング用の第2の薄膜トランジスタのスイッチ動作を制御するシフトレジスタからなり、前記サンプリング用の第2の薄膜トランジスタは、半導体膜中に形成されたチャンネル領域のチャンネル幅がチャンネル長よりも大きく、そのチャンネル幅方向が、前記基板の辺方向と異なる方向にされていることを特徴とする請求項3に記載の液晶表示装置。

【請求項5】 液晶を間に挟んだ一対の基板の一方の面 に、液晶駆動用の容量の一方をなす表示電極群と、これ ちに各々接続され液晶駆動用の信号電圧を印加する第1の薄膜トランジスタ群と、これら第1の薄膜トランジスタ群に走査信号を供給するための走査駆動回路または/

及び表示信号を供給するための表示駆動回路を構成する 第2の薄膜トランジスタ群とが形成された液晶表示装置 において

前記第2の薄膜トランジスタのいくつかまたは全ては、 レーザーアニールが施された半導体膜中に形成されたチャンネル領域のチャンネル幅がチャンネル長よりも大きく、そのチャンネル幅方向が、前記レーザーアニール時におけるレーザビームの被照射領域の長軸方向及び短軸方向とは異なる方向にされていることを特徴とする液晶表示装置。

【請求項6】 前記表示駆動回路は、外部で作成された 映像信号が与えられた映像信号ラインと、前記映像信号 を所定のタイミングでサンプリングして前記第1の薄膜トランジスタに表示信号を供給するサンプリング用の第2の薄膜トランジスタのスイッチ動作を制御するシフトシジスタからなり、前記サンプリング用の第2の薄膜トランジスタは、レーザーアニールを用いて形成された半導体 膜中にチャンネル長よりもチャンネル幅が大きいチャンネル領域を有し、そのチャンネル幅方向が、前記レーザーアニール時におけるレーザービームの被照射領域の長軸方向及び短軸方向とは異なる方向にされていることを特徴とする請求項5記載の液晶表示装置。

【請求項7】 液晶を間に挟んだ一対の基板の一方の面に、液晶駆動用の容量の一方をなす表示電極群と、これらに各々接続され液晶駆動用の信号電圧を印加する第1の薄膜トランジスタ群と、これら第1の薄膜トランジスタ群に走査信号を供給するための走査駆動回路または/及び表示信号を供給するための表示駆動回路を構成する第2の薄膜トランジスタ群とが形成された液晶表示装置において、

前記第1及び第2の薄膜トランジスタは、レーザーアニールが施された半導体膜中にチャンネル領域が形成され、前記第1の薄膜トランジスタのチャンネル幅方向と、いくつかまたは全ての第2の薄膜トランジスタのチャンネル幅方向は、互いに非平行及び非直角にされていることを特徴とする液晶表示装置。

【請求項8】 前記表示駆動回路は、外部で作成された映像信号が与えられた映像信号ラインと、前記映像信号を所定のタイミングでサンプリングして前記第1の薄膜トランジスタに表示信号を供給するサンプリング用の第2の薄膜トランジスタと、前記サンプリング用の第2の薄膜トランジスタのスイッチ動作を制御するシフトレジスタからなり、前記サンプリング用の第2の薄膜トランジスタのチャンネル幅方向と、前記第1の薄膜トランジスタのチャンネル幅方向は、互いに非平行及び非直角にされていることを特徴とする請求項7記載の液晶表示装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0008 【補正方法】変更 【補正内容】

【0008】図15に、a-SiをELAにより結晶化してp-Siにする時の、レーザーエネルギーとグレインサイズとの関係を示している。図より、あるエネルギー値までは、エネルギーが増大するに従って、グレインサイズが大きくなるが、最大のグレインサイズを与えるエネルギーE0を越えると、グレインサイズは急激に小さくなることがわかる。従って、所定のグレインサイズGM以上を得るには、照射されるレーザーエネルギーは、上限Edと下限Euとの間に範囲内になければならない

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正内容】

【0009】図14は、図13の装置により実現される エキシマレーザーアニール(ELA)において、被処理 基板(1)と、エキシマレーザーの照射及び走査方向の 関係を示す平面図である。被処理基板(1)は、普通の 無アルカリガラス基板であり、その表面には、a-Si が形成されている。基板(1)は、LCDを構成するア クティブマトリクス基板(5)を6枚含んだマザーガラ ス基板である。各アクティブマトリクス基板(5)は中 央部に表示画素がマトリクス状に配置形成されることに なる画素部(2)と、画素部(2)周辺に配置形成され ることになる走査駆動回路であるゲートドライバー (3)、及び、同じく表示駆動回路であるドレインドラ イバー(4)からなる。画素部(2)では、液晶を駆動 する画素キャパシタの一方の電極である表示電極がマト リクス状に配置形成され、これらに各々TFTが接続形 成されることになる。ゲートドライバー(3)は主にシ **フトレジスタからなり、ドレインドライバー(4)は、** 主に、シフトレジスタ及びサンプリング回路からなる。 これらドライバー(3)、(4)は、CMOS等のTF Tアレイにより形成される。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

【0010】例えば、図13に示すレーザ光照射装置において、パルスレーザーによるアニールが行われるが、各々のパルスレーザービームは、図14のCによりそのエッジを示すようなライン幅が0.5~1.0mm、ライン長が80~150mmのラインビームである。このラインビームを、所定のオーバーラップをもって被処理基板(1)上を移動させることにより、全体に満遍なく

レーザー光が照射され、大面積を処理することができる。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0011

[補正方法] 変更

【補正内容】

【0011】図16はこのように形成される被処理基板 (1)の一部平面図、特に、ドレインドライバー(4)のサンプリング部の平面図である。サンプリング回路は、各列につき、N-chTFTとP-chTFTよりなるサンプリング用トランスファーゲート(6)から構成されている。図17はこれらTFTの断面図であり、左側がN-ch、右側がP-chである。基板(50)上に、N-chに関しては、引き回し線(60Na)及びサンプリングライン(60P)を介し、各々、図16に不図示の上方に

あるシフトレジスタの各出力段の出力及び反転出力に接続されたゲート電極 (51)が形成されている。これを多う全面には、ゲート絶縁膜 (52)が形成され、ゲート絶縁膜 (52)上方を含む領域には、ELAを用いて形成されたp-Si膜(53)が島状に形成されている。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0017

【補正方法】変更

【補正内容】

[0017]

【発明が解決しようとする課題】このエキシマレーザーアニール(ELA)により形成されたp-Si膜には、グレインサイズが十分に大きくならない等、結晶性の悪い線状領域が、図14及びその拡大図である図16のRで示すような縞模様を呈して、ライン長方向に生じる問題がある。